Design of phase-locked loop based radio frequency synthesizer

Abstract

Bu tez çalışmasında, 2070 MHz ile 4070 MHz frekans bandında çalışan düşük faz gürültülü PLL tabanlı bir frekans sentezleyici tasarlanıp gerçeklenmektedir. Tasarlanan sentezleyici bir S-band almaç cihazında yerel osilatör olarak kullanılmaktadır. Kesirli-bölen frekans sentezleyiciyi gerçeklemek için dahili gerilim kontrollü salıngaç içeren tümleşik yonga kullanılmaktadır. En iyi çevrim band genişliğini belirlemek için benzetimler yapılmaktadır. Ölçümler en iyi band genişliğini veren çevrim filtresini oluşturan elemanlar ile gerçeklenmekterdir. Baskılı devre kartı, yüksek frekans çizim teknikleri dikkate alınarak tasarlanmaktadır. Kontrol ve programlama seri arayüz aracılığı ile mikrodenetleyici kullanılarak yapılmaktadır. Ölçüm kayıpları, dielektrik malzeme kayıplarının neden olduğu bir kaç dB kötüleşmeye rağmen, faz gürültüsü ölçümleri benzetim sonuçları ile benzerlik göstermektedir. Gerçeklenen sentezleyicinin ölçülen en kötü faz gürültü değerleri, 10 kHz ötede -87 dBc/Hz, 100 kHz ötede -105 dBc/Hz oalrak ölçülmektedir.

In this thesis study, a wideband PLL based frequency synthesizer operating at frequencies between 2070 MHz and 4070 MHz with low phase noise is designed and prototyped. Designed frequency synthesizer is used as local oscillator in an S-band receiver system. Single chip with integrated VCO is used to implement fractional-N frequency synthesizer. Simulations are done to determine loop bandwidth. Measurements are fulfilled with components ensuring determined loop bandwidth. PCB routing is realized in accordance with transmission line impedance for RF signals. Configuring and programming synthesizer are done by utilizing SPI interface of a microcontroller unit. In spite there is a few dB difference, phase noise measurement results are obtained to be close to simulation results. Phase noise of the designed frequency synthesizer is measured as -87 at dBc/Hz at 10 kHz and -105 dBc/Hz at 100 kHz offsets.